AI++
工程实践·11 分钟阅读·AI++ 编辑部

共封装光学(CPO)为什么是 AI 集群互连的下一个拐点:把光引擎焊到交换芯片旁边

共封装光学(Co-Packaged Optics, CPO)正从实验室走向机房:英伟达 Spectrum-X CPO 已向合作伙伴出货、博通 51.2T Bailly 持续小批量交付。本文拆解 CPO 到底改了什么——它把光引擎从前面板可插拔模块搬到了交换 ASIC 同一封装内,用电信号『最后几厘米』的缩短换来每比特功耗、延迟与前面板空间的系统性下降,但也把光引擎良率、硅光晶圆与先进封装三道瓶颈压缩进同一个产品。读完你能向同事讲清:为什么交换机带宽能越过 51.2T 冲到 102.4T/409.6T,以及它为什么不是『又一种光模块』那么简单。

传统可插拔光模块卡在哪:『最后几厘米』的电信号

要理解共封装光学(Co-Packaged Optics, CPO)为什么重要,先得看清它在替换什么。今天的 AI 集群交换机,电信号从交换芯片(ASIC)出来后,要走过板载走线、连接器,才在前面板的可插拔光模块里转成光。频率越高,这段『最后几厘米』的电信号衰减越严重,必须用 DSP 重定时芯片做补偿,功耗和成本随之飙升。当单通道速率冲到 200Gbps、整机要塞下几百个 800G 端口时,可插拔方案的功耗、前面板空间和信号完整性同时撞墙——这不是某家厂商的工程短板,而是『电在板子上走太远』这个物理事实。换句话说,算力芯片越做越强,互连却可能被自己的电信号拖垮。

CPO 改了什么:把光引擎搬进同一颗封装

CPO 的做法是反过来:不再把光收发器放在前面板,而是把光引擎(激光器、调制器、探测器、耦合结构)直接集成到交换 ASIC 所在的同一封装(package)里,电信号只走封装内极短的距离就变成光。TrendForce 的报告把这件事说得很直白——CPO 把光学元件整合到交换器 ASIC 周边,换来的是下一代高带宽交换机的核心方向。最短的电路径意味着更低的每比特功耗、更低的延迟,以及被释放出来的前面板空间。也正因为如此,交换机带宽得以越过 51.2 Tb/s,向 102.4 Tb/s 甚至更高推进。这里的关键不是『光模块变小了』,而是『光电转换发生的位置,从前面板挪到了芯片旁边』——这是一次封装层级的重构,而不只是器件替换。

数字说话:为什么带宽能越过 51.2T 冲上 102.4T / 409.6T

具体看量:英伟达 Spectrum-X CPO 由英伟达与台积电用 COUPE 先进封装协同开发,处理能力达 400 Tb/s 量级;其 SN6800 机型用 4 颗 Spectrum-6 ASIC 通过机箱内光纤 shuffle 做到 409.6 Tb/s、512 个 800G 端口。在一个 102.4T 量级的封装里塞了 32 个硅光引擎、每个 3.2 Tb/s。博通的 Bailly 用 8 个 6.4T 光引擎做到 51.2T,较传统可插拔光收发模块功耗降低最高 70%,并已由 Meta 等超大规模客户完成部署验证;下一代 Davisson 把光引擎数翻倍到 16 个、做到 102.4T、每通道 200Gbps。把『400T』误读成单颗 ASIC 的性能,会严重低估它所需的组件数量和封装复杂度——这正是 CPO 不同于『又一种光模块』的地方。

还有两条中间路线:LPO 与 NPO 在争什么

CPO 不是唯一答案,只是最激进的一条。线性可插拔光学(LPO)干脆去掉光模块里的 DSP,靠芯片端的信号能力直驱,省功耗但传输距离和互通性受限;近封装光学(NPO)则把光引擎放在 ASIC 封装旁边、仍用短电走线连接,折中于可插拔与 CPO 之间。三条路线本质是同一道题的不同取舍:离 ASIC 越近,越省功耗、越难维护;离前面板越近,越易更换、越费电。今天 CPO 被英伟达和博通同时押注,是因为十万卡、百万卡集群把『省下的每瓦』放大到了数据中心级账单。

为什么 CPO 对 AI 训练/推理格外重要:MoE、抖动与『百万 GPU』

CPO 的价值在 AI 负载里被进一步放大。大模型普遍采用 Mixture-of-Experts(MoE)架构,时刻要在专家之间高频交换 token,网络抖动会直接拖慢 dispatch 效率;超低抖动的以太网互连能让 token 吞吐不随 batch 大小波动。英伟达的 CPO 方案宣称每 1.6 Tb/s 端口功耗降低 5 倍、link flap-free 在线时长提升 5 倍、网络弹性提升 10 倍——这些数字指向的正是『让百万 GPU 稳定协同』这件最难的事。当集群规模进入十万、百万卡,互连不再只是『连得上』,而是『稳得住、省得下』。这也解释了为什么头部云厂商把 CPO 视为『百万 GPU 工厂』的标配互连,而非可选升级——它决定的是整个训练任务能不能跑完、跑多久、花多少钱。

热管理:被低估的第二道坎

CPO 把光引擎焊到高功耗交换 ASIC 旁边,省了电信号的路,却把热密度推了上去。硅光元件对温度敏感,激光器波长漂移、耦合效率下降都会直接反映在误码率上,因此封装内的热路径设计本身就是良率之外的第二道坎。这也是为什么少数能量产 CPO 的厂商,往往同时握有先进封装与热仿真能力——光引擎不是『贴上去就行』,而是要在电、光、热三域同时达标。英伟达的 SN6800/Quantum-X 采用液冷 chassis,正是为这种高 radix、高光密度的封装提供散热冗余。

一个常被忽略的细节:光纤 shuffle 与可维护性

CPO 把光引擎焊进封装后,前面板不再有可插拔模块,那『某根光纤断了怎么办』?英伟达的解法是 detachable fiber connector + 表面法线 I/O,让光纤在最后阶段由精密机械自动接续;光引擎在贴到交换硅片前先做 100% 良率筛检(known-good engine),既保产线良率,也方便现场维护。换句话说,CPO 不是『焊死就完事』,而是把可维护性从『换模块』重新设计成『换引擎 + 自动化接续』。这也是工程上最容易被 demo 视频掩盖、却最影响真实部署的环节——它决定了 CPO 能不能从实验室样机变成机房里天天跑的设备。

作者判断:CPO 是互连层的结构性拐点,不是噱头

我的判断:CPO 不是营销话术里的『更快光模块』,而是互连层一次结构性拐点。它把瓶颈从『算力够不够』推进到『互连省不省电、密度够不够高』,而这恰恰是大模型训练/推理进入十万卡、百万卡时代后的真实约束。中长期看,TrendForce 预计 2027–2028 才是放量周期,能自主掌握硅光设计、光引擎制造与先进封装的厂商会占先。对做集群网络的团队来说,现在该关心的不是『要不要上 CPO』,而是『我的供电、散热和封装产能绑定在谁的供应链上』。一个清楚的事实是:当算力不再是上限,互连就是。

CPO共封装光学硅光数据中心互连NVIDIA